

(11) Publication number:

58184626 A

Generated Document

## PATENT ABSTRACTS OF JAPAN

(21) Application number:

57067936

(51) Intl. Cl.: G08F 1/04

(22) Application date:

22,04.82

(30) Priority:

(43) Date of application

publication:

28.10.83

(84) Designated contracting

states:

(71) Applicant TOSHIBA CORP

(72) Inventor: KONISHI KUNIYOSHI

(74) Representative;


## (54) BUS CLOCK SYNCHRONIZATION SYSTEM


(57) Abstract:

PURPOSE: To increase a transfer speed, by generating signals which have a frequency as high as and are in phase with a bus timing and a basic clock signal generated in a CPU in an interface.

CONSTITUTION: The basic clock signal X and bus timing signal V which have the frequency as high as and are in phase with the basic clock signal P and bus timing signal Q generated in the CPU300 are generated in the IF400. Bus data U transferred to the IF400 with delay of time TA as well as the bus timing signal is inputted to an input register at timing t1 where the AND of the signal V and X results in a failure. Then, the IF400 outputs transfer data U to a data line 202 through an output register 402 and a gate 403. The bus data U arrives at the CPU300 as bus data R with delay of signal propagation time

COPYRIGHT: (C)1983,JPO&Japin





Ref-8 28

49 日本国特許庁 (JP)

①特許出願公開

<sup>®</sup>公開特許公報(A)

昭58-184626

⑤Int. Cl.³G 06 F 1/04

識別記号

庁内整理番号 7056—5B ❷公開 昭和58年(1983)10月28日

発明の数 1 審査請求 未請求

(全 7 頁)

図バスクロック問期方式

の特

厘 昭57--67936

20出

顧. 昭57(1982)4月22日

@発 明 者 古西邦芳

東京都府中市東芝町1番地東京
芝浦電気株式会社府中工場内

**四出 願 人 東京芝浦電気株式会社** 

川崎市幸区堀川町72番地

ŧ

**10**代 理 人 弁理士 鈴江武彦 9

外2名

; ;

IC 48 1

1.発明の名称

**コスクロック同期方式** 

#### 2.特許部次の範囲

(1) クロックラインを含むペスと、このベス にそれぞれ毎節され、とのバスを介してアータ **送受賞を行をう中央処理整置並びポインタフェ** ースとを具備し、上記中央処理装飾に、第1番 ・基本クロック信号を発生する基本クロック発生 部と、この基本タロック発生をで発生される上 記載1 在基本クロック信号を 1/8 分周して第1 看ペスタイミング信号を出力する誰も分別器と、 との原1分周番から出力される上記第1年ペス タイミンタ信号を上記ペスのクロックラインド 導く手及とを設ける一方、上配インタフェース に、上記パスのクロッタライン上の信号を入力 信号とし、位相比数信号が曲数入力信号の開放 **皮および位相と一致するように叙述する位相ロ** ,タループ 山部であって、 可気角 複数発型器の 出力信号 3/14 分配する第2 分別報と、この部

2 分別的の出力作号をそのままないは時間で1 選出した後、時間で、遊址して上記位相比数信号を出力する遊集手段とを有する登場器の出行の選別を設け、上記可変別被数を2 分別である第2 位号を上記インタフェースが使用する第2 位により、上記第2 分別であるとを特徴による第2 位にスタイオングを考とすることを特徴とするペスクロック例別方式。

- (2) 上記第1個パスタイミング信号の周期を T、 a を 0 以上の整数とすると、上記時間でに は a ず と 「 第1分周額の連延時間 一 第 2 分周額 の 連延時間 」との和であることを特徴とする特 肝臓水の観囲第1項記載のパスクロック同数方 式。
- (3) まを 0 以上の整数とすると、上記時間 す。はローと「上記・スペンる上記中央処理差 位。インタフェース間の信号伝播時間」との和 であるととを特殊とする特許収求の範囲第2 復

記載のイスクロック所期方式。

## 3. 吳明の詳細を説明

#### 〔発明の技術分野〕

本発明は中央処理装置で発生されるペスタイ ミング信号に基づいてアータ送受害を行るタインタフェースを備えたシステムに分離するペス クロック同期方式に関する。

# 〔発射の技術的背景とその問題点〕

一般にとの種のシェアムは、 盆り図に示する。 は、 なりとなるでは、 CPU との名のシェアムは、 CPU との名ののでは、 CPU とののでは、 CPU とののでは、 CPU とののでは、 CPU とののでは、 CPU とののでは、 CPU にののでは、 CPU にののでした。 CPU にののでした。 CPU にののでした。 CPU には、 CPU には、 CPU には、 CPU にののでした。 CPU にののでした。 CPU にののでした。 CPU には、 CPU にはいいいいいいい

うせ方式が避用される場合の例えば「F」」の をお情成を示するので、」の」はペス」』( ので、」の」はペス」』( ので、」の」はペス」』( ので、」の」なった。 でCPT」の(無」的参照)から転せる。 とことを与が入力されるゲートである。 しのまはゲート」のよの出力信号に応じて出力 データをラッチする出力レジスタ、」のよれ カレジスタ」のよの内容をペス」をに出力 アーシスタ」のよの内容をペス」をに出力 デートである。

第1回のシステムドシいで第3間に示される
四(機型された「P」3(「P」」、」2、
」4についても間じ)の動作を影明は色のタイミ
ングファートをお殴して簡単に設明で生成である。なりの現実に完立って、CPU」の内で生成の内で生からである。これにより、Mina というのからいる。これにおける。これにおける。これにおけるには、Mina というののロックライン)における「Pu」ののクロックライン)によりのクロックライン)にある。これにおける「Pu」の独性に関連的ではない。これによりには、Mina というののクロックライン)にある「Pu」の

## 特開昭58-184625 (2)

よるを用い、これらのクープルミリースのを介 して号「FI」~)の化せれぞれ独立ドクロックを供給してタイミングを合わせるよう化をっ ていた。

レかし、との方式では

- (1) クープル影音が頻報である。
- (2) 名【PK対してそれぞれ別々にタロック 供給を行かうため、タロック供給用のドライベ 図路が『アの台数分だけ必及となり、コスト高 となると共化製質の小型化が図れたくなる。
- (3) 別シャーシ窓いは別館体ドバスを処長する必要がある場合、ケーブル配設が一層復和だなる。

## などの欠点があり問題であった。

このため、従来のシュテムでは、CPU 1 0からパス 1 5 の国宗女立クロックラインを任由してパスタイミング信号を告 1 5 1 1 ~ 1 4 立とに共通に供給し、各 1 5 1 1 ~ 1 4 がこのを出まれることができまれていた。第 3 回はこのよ

**独軟位負近角のイスタイミング信号をP、バス** 18尺かけるしまして鉄鉄位製造色のパステー タを呈と定義する。 CPU 10位第4回に示され るように新本クロック信号Aに同刻したペスメ イミング信号目を発生し、パス18のタロック ライン尺送出している。このようを状態で CPU 」のが「アノコにガータを転送するためだ。イ スタイミング信号&K岡朝してパス15上にペ スデータにを送出したものとする(第4回参照)。 このパステータで、単何は上記パスタイミング 信号 8 は、ペスト 8 を経由し、第4回に示され ているようドイス」』ドンけるCPU」は、II 13間の距離に応じた時間分差難してそれぞれ パステータを、ペスタイミング信号などして **『『』まに伝接される。またパスタイミンタ信** 分りは1911円のゲート101で遊覧される。 及にしてしるが上記ペスタイミンタ信号D(先 駅にはケート1010出力佐号)にあづいて4. スプータBを取り込んだひ、女のペスタイクル Kをいて CPU 1gKナータを転送するものとす

 **特開昭 58-184625 (3)** 

る。ナなわち、『タ』』は蘇《政に示される』 タにペスタイミンタ信号D(実際にはゲート 101の出力付号)に関節したペステータをを 出力レジスタ102、ゲート』の1を介してペ ス15上に送出する。とのペステータをは、 CPU」のから『ア』3へのテータ転送の場合と 同様に検索した時間分異狂し、ペステータでと してCPU」のに入力される。

とのように上述した方式では、

- (1) データ販売漁度がイス(」4)の往後の 伝送路長と、ゲート(」0」)などの問題条子 の選猟時間に依存するため、データ製送速度の 一般の高速化を実現するととが困難である。
- (2) ペスタイミング信号にノイオが乗った場合にアータ送受信動作が不能ときる。 このため、例えばマデータードに与いてパスを無成する伝送路ペターンの中で、ペスタインング化分用のクレックラインペターンだけは、他の伝送路ペターンから厳して配置し、ノイズが乗ることを防止しまければならない。

いる。そしてこの位相ロックレープ創路にかい て、可亞周波敦弘器器の出力信号をそのませ上 蛇位相比較信号とするのではさく、当該可変剛 放放免益器の出力信号を第2分類器によって ・1/ド分周し、との分割出力も選挙手段によって 時間で、遅延し、立いは時間で、艰至したを、 更に時間す。建築してその連្重出力を止記位相 比較信号とするようにしている。そして、本名 明では、上記隊1→エび館2分局部による名は 今蓮葉時間中、上配パスドネる CPU . 1 F間の **自号伝養時間を考慮してす。。す。を選切れ数** 定するととにより、上配可要加枚系数数の出力 信号を上記第1 祖志本タロック信号と異数数並 びに位相が一致した第2年五本クロック信号と して用いるととができ、かつ上記載2分製器の 分別出力されば必数分別出力を時間で、連進し た信号を上記第18ペスタイミング信号と開放 数並びに位相が一致した高2種ペスタイミング 作号として用いるととができるようにしている。 などの欠点があった。 (発明の月の)

本男男は上記事情に戦みてなされたものでそ 目的は、 信事を釈成でありながらペスを辞由 したアータを送過度の 高速化が励れるペスタロック同期方式を提供するととにある。

#### (発明の転費)

本発明では、クロックラインとで(インクを含むインクを含むインクを含むインクを含むインクを含むインクを含む、クロックを含む、クロックを含む、クロックを含む、クロックを含む、クロックを出る。 から はい から から はい から

## 〔発明の実施例〕

以下、本発明の一集施例を図面を参照して限明する。第5回にかいて、200はペスであり、クロックライン202を全されている。200はペスマックに数は下、CLX 発生部と称する)2012を一般生態がありません。CLX 発生部とのでは、2012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を一般では、1012を介してクロックライン201を介してクロックライン201とれる。

488はベスより8K袋飲されるIF(インタフェース)であり、位柏ロッタループ回路 (以下、PLL 図馬と称する)401、出力レンスタイのは、ゴスびゲート401を偉えている。 PLL 函路401Kかいて、404はタロックラ

お高級58-194626 (4)

イン801から1F100尺入力されるペスタ イミンダ信号を受入力信号とし、との入力包号 と行相比較信号がとの行相基を比較する行相比 数ねてある。なか上記パスタイパング信号 B は CPU 5 0 0 からりロックライン2 0 1 上代送出 される前記ペスタイミング信号のボクロックラ イン301を経由し、時間で、遅れて19400 に伝袖する信号である。するわちペスタイミン ク供号をはタロックラインスの1KのけるCPU J.O B 整銭位製近毎のペスタイミング信号を示 し、パスタイミング信号をは同じくクロックラ インミョンドかける!サイルの製能位置近毎の ペスタイミング信号を示すものである。また、 時間で、はクロックラインスの1寸をわらずりの **による CPU J00、IP40 0 間の信号伝授**段 間(伝播連転部間)である。4p8粒紅細比較 森はますの出力を複分するりなんと国民(以下、 早にフィルタと称する)、105はフィルタ 4 0 5 の出力に応じた無統数の信号スを出力す る可変周波数発展器、例えば電圧動製発製器

位相比較替すのすに供給される。

なん本発明の一変無例の動作を第8回のタイ ミングティートを無して脱男する。 CPU 300 が撃動状態にもる場合、 CLE 発生数101から 常野基本タロッタ信号とが発生出力されている (前6日参照)。分月日301はこの参木タロ ,夕色号 P を 1/N 分裂し(との例では N - 2 )。 **帯ボクロッタ信号PK同雄したペスタイミング** 借与Qを出力する。とのペスタイミング信号Q· **社信号ライン303を介してペス100のクロ** ッククインスの」に言時込出されている。なか、 パスタイミング信号 Q は終る 図れ示されるよう 化分周回』の2の回路選延時間で、, だけ悪不夕 ロッタ信号とより遅れている。との場合、信号 ラインコロスによる選集は分んど無視できる。 クロッタライン20~に送出されているペス タイミング信号なは、タロックフインミの1を 赶由し、タロックライン』の』 K よる CPU 104 [アメッタ間の信号伝播時間で、だけ遅れ、第6 **致化永されているようドペスタイミング倡号 8** 

(以下、VC と助する)である。本実相例では VCO I P 6 から出力される信号Xを添木クロッ タ俄号王(第2巻基本クロック信号)として 13 404内で使用するようにしている。 407 は上記器本クロック信号X を 1/N 分割する分類 石、108社分別番107の出力信号を時間 7. 産能する金属手食、例えば差及器(以下、 DLと助する)である。本集無例にかいて、 DL(01の連転時間で、社分風器301の回 路进程的加工。一分则得 4 8 7 0 回路湿斑畸形 Ta, K一致している。なか、Ta, >ta, である ものとする。本典権例ではりなりのまの出力値 号をペスタイミング番号V(無2ねペスタイミ ング信号)としてエアィロの内で使用するよう **ドレている。 4 ロコは上配ペズタイミング信号** Vを時間で、混乱する遅延手段、例えばDL (連絡器)でもる『本矢集例にかいてPL 108 の金銭時間す。江南配時間す。(CPU Jos、

【 扌 ↓ □ ■ 間の食券伝承時間】に一致している。

DLaaょの出力を与は存用比較代号でとして

として「アイロロに入力される。 PLL 国第 401 は、DLIIIの出力信号である位相比収金号 ぎの敵観数亚びに位相型、クロックライン 201 より入力される入力信号としての上記ペスタイ ミンク包号目のモルド一致するように動作して いる。第6個化は、PLL 四級401の動作化よ り、位和比較信号での問題数並びに位相がイス メイミング信号ものそれだ一致したいわゆる系 のロック状盤にかける合わる。』が示されてい る。第5回の物皮から彫らかなよりに上配位相 比較各分をを出力するDL408の入力信号す なわちペスタイミング作与Vは、位相比数作号 ポよりD L ← ● ● の混乱時間分寸をわち時間 て、だけ進んでいる。 放送したようにペスメイト ング信号をはペスタイミング信号なるる時間 7。だけ追れている(無も図参照)。したがって 上述したように革がロック状態にある場合には、 上記ペスタイミング信号Vはペスタイミング信 サロと周波散差びド位相が一致している(第5 図参照)。このとを、分別為イックの出力信号

はパスタイミング信号サより Tay ー Tag だけ進 んている。また分周四4010入力信号である VCO g f f の出力性与するわち基本タロック値 ラスは、 分別器 4 0 7 の出力をラミッ( 分別器 4 0 7 の回島遺跡時間)で、大け進んでいる。 すなわち上記書本クロック信号2は第6回ドネ されるようド CPD 3 0 0 内部の放記基本クロッ ク信号Pと周放数並びに位相が一級する。との ように本来活例によれば、 CPU J O 4 内で発生 される玉本タロック信号アコミびペニメイミン ノ信与など、それぞれ顕微数型びに位拍が一致 している金本タロック信号エンスびペスタイト ング信号VモIFi00円で発生するにとがで きる。との結果、たとえ CPU I ロロから送られ るペスタイミング信号なにノイズが乗ったとし ても、IPIDOてのアール送会信動作には何 ら悪影響を及ぼす恐れはたい。したがって、例 えばっアールードにおいて、イスドロのを構成 する伝送路ペターンの中でクロックライン 201 だけを他の伝送路パターンから重して民産する

Xのアンド条件が不成立とをあまりミング(時 plica )で因示せぬ入力レジスタに取り込まれる。 次に、CPU タックから「アックの化対するプ ーメ転送のパスサイクルの次のサイタルドから て、IBunaがCPUsoaKアータを転送す るものとする。とのとも、「アイリのはDL 408の出力信号である前記ペスタイミング信 与Vに同語して、転送ナータを出力レジネタ 4 が3、ゲート 4 0 3 を介してベスタッチのア ータラインスタス上に送出する。との効果、 IFd60近世のアータラインミのよの状態す まわちペステークリは爪も図に示される如く型 化する。なか、四中IP(ロロ→ CPU まりのは IIIIのからCPU タロッへの転送データでも るととを示すものである。上記パステータリは テーメライン202を毎由し、( GPU 300本 5 I P I B B へのアーダ転送の福台と同様に ) 信号 伝播時間で、遅れて CPU Jee に製造する。この数果、 CPU sas 元券のデーメライン sas の冬葉するわちべ スケータBは豚の図に示される通りとたる。

14開館58-184626 (5)

ことが不安となる。このためマナーメードにダ ける印刷配蓋板の異数効率を向上することがで

とのようた状態で CPT 3 o o が19 e o o K 対してナータを転送するものとする。 CPU 100 ガルスコロロ(のデータラインコロコ)を介し てアータ転送を行なり場合、 CPU JIIはペス メイミング信号なべ同期してアーメモデータラ イン101に退出する。したがって、この場合、 CPU 100近日のアータライン101上のパス アータ目は第6回に示される通りとする。なか、 数中CPU 300→IF 400社CPU 300から 17100への転送アータであることを示する のである。上記パスケータ&はアータライン 202を経由し、ペスタイミング信号Qと同様 ド時間す。流れて「F100に伝描される。との 朝景、IF 40'0 近番のアーメラインスのま上 のペステータリ(アーメラインスリコの状態) は第6回に示される通りとでる。上記パステー タリ゚はIP400尺入力され、剣えば信号V.

以上の設男から明らかなように本実施例によ れは、CPUメック内型で発生されるパスタイズ ング信号なくひよび基本クロック信号で)と周 旋糞並びに位相が一致しているパスタイミング 信号V(シよび本本クロック信号は)を IP400 内部で発生でき、とのペスタイミング信号Vに 同期してIP ぐゅ かからのアータ伝送が行なわ れる、とのため、IFイロッからCPUコロロへ のテータ転送の選挙時間は、テータライン 202 KンけるIP 40'6、CPU to e間の片油の伝 遺瘍長の選塞時間だけとたり、 CPU から転送さ れるパスタイミング信号をそのまま用いてアー メ伝送を行なう従来の方式に比べて1/2となる。

なシ、前記実施例では分層の302,407 の風味養延時間で<sub>4</sub>、 . T<sub>3 2</sub> か T<sub>4 1</sub> > T<sub>5 2</sub> てある ものとして起射したか、『\*, ≦で,, の場合にも . 本方式は容易に進用できる。例えばで#、ロで#2 の場合にはDLsssは不安となる。このとを には、分周四401の出力信号をDL409の 入力信号とすると共化パスタイミンク信号とと

RAMBUS

#### [発明の効果]


以上呼流したように本発明のペスタロック同 知方式によれば、ペスの伝播選集時間被使用の クーフルが不要となり、またクロック伝統用の 科開始58-184625 (6)

ドライベ回路を「ドの台数分数ける必要が無く なり、保食が簡単になる。しかも簡単を構立で ありをがらペスを経由したゲータ転送速度の一 層の高速化が超れる。

### 4. 図面の簡単を説明

▲ ● ▲ , ▲ • ■ … 洒蛋回路( )」)。

出െ 人代理人 中華士 岭 仁 文 彦



-149-